郝铭博客–平板电视维修技术学习

学习液晶屏逻辑驱动电路原理的必备的预备知识：

一、触发器：

触发器是逻辑电路的基础，种类很多，用处也不同。

常见的触发器有：RS触发器、同步RS触发器、D触发器、单稳态触发器和施密特触发器等。为了理解我们此文介绍的液晶屏逻辑电路原理，这里重点以框图的形式简单的介绍“D触发器”。

D触发器：D触发器又称为延迟触发器，其输出状态的改变依赖于时钟脉冲的触发，即在时钟脉冲边沿的触发下，数据由输入端传递到输出端。D触发器也是最常用的触发器之一。

                                                                          图6.1

图6.1所示；是一个 D 触发器简单的框图；它有两个输入端（左边和上面）和一个输出端（右边）；左边的输入端是数据输入端；上面的输入端是触发脉冲输入端（控制端）；右边是输出端。

D触发器的简单工作过程：

图6.2及图6.3所示；

                               图6.2                                                                        图6.3

在D触发器的“数据输入端”给一个数据信号STV，此时；当上面的“触发脉冲输入端”没有信号输入时；数据信号STV就停留在“数据输入端”，图6.2所示。

如果此时，在上面的“触发脉冲输入端”输入一个脉冲信号CKV，则在脉冲信号CKV的前上升沿的触发下；数据信号STV由输入端迅速传递到输出端，图6.3所示。

电路的特点：

（1）D触发器在“数据输入端”有数据信号STV输入；“触发脉冲输入端”无触发脉冲的状态下：D触发器没有传递信号的动作（D触发器没有“搬运”动作）“数据输出端”没有信号输出，此时输出端为零电平。

（2）D触发器在“数据输入端”无数据信号STV输入；“触发脉冲输入端”有触发脉冲触发的状态下：D触发器有传递信号的动作（D触发器工作；有“搬运”动作）但是“数据输出端”没有信号输出（因为输入端没有信号可以传递），此时输出端为零电平。

（3）D触发器在“数据输入端”有数据信号输入；“触发脉冲输入端”有触发脉冲触发的状态下：D触发器有传递信号的动作（D触发器工作；有“搬运”动作）“数据输出端”有信号输出（因为输入端有信号可以传递），此时原输入端的数据信号被传递到输出端。

二、寄存器

在逻辑电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。

按功能可分为：移位寄存器和寄存器（锁存器）。

1、移位寄存器：

把前面介绍的若干个D触发器（D1、D2、D3、D4……..）串接起来,就可以构成一个移位寄存器，图6.4所示；串接的规定是：每一个触发器的输出端连接下一个触发器的输入端，第一个（最左边）触发器的输入端作为移位寄存器的输入端；输入被移位信号STV，最后一个（最右边）触发器的输出端作为移位寄存器的输出端或向下一级传递信号的输出端。

所有组成移位寄存器的触发器的触发脉冲输入端均连接在一起，成为该移位寄存器的移位控制信号输入端，这个端子输入的脉冲信号就是移位控制信号CKV，每输入一个移位控制信号（脉冲）CKV时；移位寄存器内部的所有触发器都被“触发”做一次“传递”（搬运）移位信号STV的动作；把移位信号STV由该触发器的输入端移动到输出端。

                                                                     图6.4

当有移位控制信号CKV来到时；所有串接的触发器均把该触发器输入端的数据信号STV传递到该触发器的输出端，如果移位寄存器的移位信号输入端没有移位信号STV存在；该触发器也有传递动作；此时只是没有数据信号传递也没有数据信号输出。

在串接的两个触发器之间；前一个触发器的输出端把移位的信号STV送入下一个触发器输入端的同时；也把这个信号经Q端输出；这样若干个触发器的串接；也就有若干个Q输出端（图6.4所示的Q1、Q2、Q3、Q4…….端子），也就是在移位寄存器工作时，当有移位信号STV输入到移位寄存器输入端时，在内部逐级移位；这些Q端子也同时有相应的被移位的STV信号输出（这些Q端子输出的信号的时间先后间隔，间隔的时间差是；相邻两个移位控制信号CKV出现的时间间隔）。

移位寄存器可以在移位控制信号CKV的控制下；把移位信号STV由左向右逐级的位移，并在各Q端子输出不同时间间隔的并行STV信号。

（注：移位寄存器用途很多；移位寄存器中的移位信号STV可以在移位控制信号CKV控制作用下；一次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，以满足各种不同的逻辑电路使用。在这里只是为了液晶屏的逻辑驱动电路的理解，极为简单的介绍了，串行转并行移位寄存器的工作原理以满足分析液晶屏逻辑驱动原理的需要。）

2、移位寄存器工作原理分析：（为了便于说明原理；移位寄存器的移位信号输入端只输入一个移位信号STV）

图6.5所示。图中STV是被移位的信号；此信号只有一个被移位信号脉冲STV，输入到移位寄存器的输入端。在移位寄存器的控制信号输入端；输入的是移位控制信号CKV，此CKV信号是一连串的频率很高的脉冲波，为了便于分析；我们把CKV信号脉冲进入移位寄存器控制信号端的顺序，编为序号；1、2、3、4…….。

                                                                      图6.5

（1）第一个CKV控制脉冲（粗线CKV1），进入移位寄存器的控制信号输入端；图6.6所示，这时；移位寄存器中所有的触发器均被触发，都产生“搬运”动作；而此时只有触发器D1输入端有移位信号STV；移位信号STV被“搬运”到了D1触发器的输出端；停顿在触发器D2的输入端，并且从Q1端输出STV1。

                                                                         图6.6

（2）第二个CKV控制脉冲（粗线CKV2），进入移位寄存器的控制信号输入端；图6.7所示，这时；移位寄存器中所有的触发器均被触发，都产生“搬运”动作；而此时只有触发器D2输入端有移位信号STV；移位信号STV被“搬运”到了D2触发器的输出端；停顿在触发器D3的输入端，并且从Q2端输出STV2，由于STV1比STV2早出现一个CKV周期时间，所以在图6.7中；STV1比STV2超前一个CKV时间段。

                                                                           图6.7

（3）第三个CKV控制脉冲（粗线CKV3），进入移位寄存器的控制信号输入端；图6.8所示，这时；移位寄存器中所有的触发器均被触发，都产生“搬运”动作；而此时只有触发器D3输入端有移位信号STV；移位信号STV被“搬运”到了D3触发器的输出端；停顿在触发器D4的输入端，并且从Q3端输出STV3，由于STV1比STV2早出现一个CKV周期时间，而现在STV2又比STV3超前一个CKV时间段，所以STV1、STV2、STV3在时间间隔上是一个阶梯关系排列。

                                                                      图6.8

（4）第四个CKV控制脉冲（粗线CKV4），进入移位寄存器的控制信号输入端；图6.9所示，这时移位寄存器中所有的触发器均被触发，都产生“搬运”动作；而此时只有触发器D4输入端有移位信号STV；移位信号STV被“搬运”到了D4触发器的输出端；停顿在触发器D5的输入端，并且从Q4端输出STV4，由于STV1比STV2早出现一个CKV周期时间，STV2又比STV3超前一个CKV时间段，现在STV3又比STV4超前一个CKV时间段所以STV1、STV2、STV3、STV4在时间上也是一个阶梯关系排列。

                                                                       图6.9

（5）第五个CKV控制脉冲（粗线CKV5），进入移位寄存器的控制信号输入端；图6.10所示，过程完全和前面的过程相同，这时Q5端子输出的STV移位信号是STV5。

                                                                     图6.10

（6）第六个CKV控制脉冲（粗线CKV6），进入移位寄存器的控制信号输入端；图6.11所示，过程也完全和前面的过程相同，这时Q6端子输出的STV移位信号是STV6。

通过以上的六个过程，一个移位信号STV加到了移位寄存器的输入端，一连串的触发控制信号CKV加到控制信号输入端，在控制信号CKV输入脉冲个数的控制下，移位信号STV由左向右逐步位移，并且逐级的由Q输出端输出一横排的并行的STV1～STV6信号，信号的时间排列随由Q1～Q6端子输出时间的先后，阶梯状的排列；以实现对其它逻辑电路顺序控制。

（单个的脉冲STV从起始端开始，在时钟脉冲（控制信号）CKV的控制下，依次向右移位。转移的频率于CKV的频率相同。）

                                                                    图6.11

移位寄存器的Q1～Q6端子输出的并行的移位信号STV1～STV6相对于移位控制信号之间的关系如图6.12所示。

                                                                   图6.12

移位寄存器是液晶屏源极驱动电路和栅极驱动电路形成驱动信号最主要的电路，其道理弄明白了，液晶屏的驱动原理也就不难理解了。

3、锁存器（寄存器）：

又称为数码寄存器，在指令CP的控制下；暂时寄存数据或指令，图6.13所示为锁存器框图。锁存器有数据输入端、控制端和输出端；内部由存储单元和输入开关组成，存储单元可以存放二进制数码。

                                                                图6.13

进入存储单元的数据受控制端CP电平的高低控制。当控制输入端CP为“1”（高电平）时；输入开关K接通；数据进入存储单元，此时此存储单元的输出为输入的数据电平，当控制输入端CP为“0”（低电平）时；开关K断开，存储单元保持当前存储状态，即使有新的数据到来，也只能停留在输入端外面，故称其为“锁存器”。

                            图6.14                                    图6.15                                    图6.16

（4） 锁存器基本工作过程分析；

控制端没有控制信号，数据端有数据信号D1，图6.14所示；输入端有一个数据信号D1，此时控制端没有控制信号（为；“0”电平），内部开关处于断开状态，D1无法进入存储器进行存储，也没有输出。

控制端有控制信号，数据端有数据信号D1，图6.15所示；此时控制端有高电平脉冲；存储器内部开关被连通，输入端的数据信号D1进入存储器的存储区，此时输出端也保持和存储区同样的数据电平D1。

控制端没有控制信号，数据端有新到来的数据信号D2，图6.16所示；此时控制端没有信号（为；“0”电平），开关被断开，新来的数据信号D2只能停留在输入端开关的外面，此时内部存储器仍保留前期存储的数据信号D1, 输出端也保持和存储区同样的数据电平D1。

三、LVDS信号与RSDS信号知识

1、LVDS信号

（1）什么是LVDS信号

LVDS是Low Voltage Differential Signaling的缩语，意为；“低压差分信号”，它是一种低摆幅的差分信号技术，它使得信号能在差分线对或平衡电缆上以几百兆的速率传输，并以其低摆幅和低电流驱动输出实现了低噪声、低功耗和低EMI。

LVDS 信号是在1.2V直流偏置电平上；摆幅为±350mV的电信号，在一对差分的-线和+线之间的干扰可以相互抵消。所以抗干扰能力非常强，故现在液晶电视前端主板与液晶屏之间的连接基本上都是它来连接。

LVDS 驱动器是由一个驱动差分线对的电流源完成，驱动电流为3.5mA。

                                                                 图6.17

一个简单的LVDS传输系统由一个驱动器和一个接收器通过一段差分阻抗为100Ω的导体连接而成，如图6.17所示。驱动器的3.5mA电流源来驱动差分线对，由于接收器的直流输入阻抗很高，驱动器电流大部分直接流过100Ω的终端电阻，从而在接收器输入端产生的信号幅度大约350mV。信号通过驱动MOS开关管，改变直接流过电阻的电流的有、无，从而产生“1”和“0”的逻辑状态，图6.18所示为LVDS信号的电平图；在1.2V的基准电平上上下摆动±350mV的电压幅度。

在LVDS系统中，采用差分方式传送数据，有着比单端传输方式更强的抗干扰（共模）能力。道理很简单，因为一对差分线对上的电压、电流方向是相反的，当共模方式的干扰耦合到线对上时，在接收器输入端产生的效果是相互抵消的，因而对信号的本身没有任何影响。这样，就可以采用很低的电压摆幅来传送信号，从而可以大大提高数据传输速率和降低功耗。

                                                                 图6.18

（2）LVDS信号的组数和对数与屏的分辨率和灰度等级的关系

LVDS 接口的信号也分为6 位4 组差分，8 位5 组差分，数据线名称为0- 0+，1- 1+，

2- 2+，CLK- CLK+，3- 3+中如果是6 位屏就没有3- 3+这一组信号。

一般标清屏是1366×768的分辨率，只有一组，其中一对线是时钟线（CLK+，

CLK-），另四对是数据线（RX0+，RX0-；RX1+，RX1-；RX2+，RX2-；RX3+，RX3-），

相应的三基色RGB是八位，即R0～R7，G0～G7，B0～B7，屏的灰度等级是128级。

若是三对是数据线（RX0+，RX0-；RX1+，RX1-；RX2+，RX2-），0则相应的三基色

RGB是六位，即R0～R5，G0～G5，B0～B5，屏的灰度等级是64级。

（3）LVDS信号的像素排列的格式

三基色RGB的每一像素有八位或六位之分，我们在传输时双绞线有五对和四对之分，那么就存在一个分配问题，究竟是那对线传那一个基色，某基色每一位像素次序如何排，造屏的厂家和造主板的厂家应遵守同一规定才能对接。这就是所谓的LVDS信号格式，目前在世界上通用的有两种标准，一种是美国的VESA，是美国视频电子协会最早为监视器制定的标准，也称N on-JEIDA标准，或叫正常标准；一种是日本为数码相机等数码产品制定的JEIDS标准，这两种格式的区别主要是图像数据排列的方式不同。

VESA格式

                                                                  图6.19

JEIDA 格式

                                                                  图6.20

上图为LVDS信号两种格式的结构和定时关系，从图中可见它是由时钟信号、数据信号、行

场同步信号、使能信号等四部分组成的。从图中可见，每一个时钟周期要进行七次数据采样，每一个时钟周期是一个完整的数据采集过程。数据使能信号（DE）的作用是确认这个周期内所传输的数据是否有效，若其为低电平这个周期内的数据为无效数据。Reserve是预留的意思。

目前一般的液晶屏采用了五通道LVSD信道传输模式

五通道LVDS发送芯片主要用于驱动8bit液晶面板。使用五通道LVDS发送芯片主要用来构成单路8bit LVDS接口电路和奇／偶双路8bit LVDS接口电路。

包含了四个数据信号（其中包括RGB、数据使能DE、行同步信号HS、场同步信号VS）通道和一个时钟信号发送通道。

现在液晶电视机上面的T-CON电路处理芯片都具有处理这两种格式信号的功能；在T-CON芯片有一个变换信号处理的控制引脚（SELLVDS），一般高电平是工作在JEIDA信号格式，低电平或悬空是工作在VESA信号格式，这对于换T-CON板或换屏要引起注意。

2、RSDS信号

RSDS: Reduced Swing Differential Signal微摆幅差分信号的缩写，和LVDS一样也是一种低电压差分信号；只不过电压摆幅更小为±200mV并且电压摆幅可调（LVDS信号电压摆幅为±350mV，不可调），一个驱动差分线对的电流源组成，电流为2mA(LVDS电流为3.5mA），电流更小、功率更低，所以称为：微摆幅差分信号，和LVDS信号相比有更优越的性能（包括加速性能、低功耗以及低EMI），往往用于传输要求更高的时序控制电路和液晶屏源极驱动电路之间的连接信号。

RSDS按串行模式传送数据，信号触发是双沿的。整个总线宽度含九对数据信号（RGB）和一对时钟信号。

在传输信号的内容方面：

LVDS包含 RGB数据、使能、行场同步信号。

RSDS只包含 RGB数据信号（这正好符号液晶屏源极驱动电路的需要）